Proyecto: ALU de 8 bits con banderas

Una ALU (Arithmetic Logic Unit) es el corazón de cualquier CPU. Le das dos operandos y un opcode; te devuelve un resultado y un puñado de banderas que describen qué pasó (¿hubo desbordamiento? ¿resultó cero?).

Qué vas a construir

Una ALU de 8 bits con las siguientes operaciones:

Más dos banderas:

• zero — alto cuando y es todo ceros
• carry — el acarreo de ADD/SUB; maneja '0' para los lógicos

Qué te da el andamiaje

El código inicial declara la entidad, las signals result y cout, y un process(op, a, b) que ya maneja ADD y SUB. Tu trabajo es llenar las otras seis ramas del case.

Pistas

• Para AND / OR / XOR, es una línea cada una:

  when "010" => result <= a and b;
  

• Para SHL y SHR, rellena con '0':

  when "101" => result <= a(6 downto 0) & '0';
  when "110" => result <= '0' & a(7 downto 1);
  

• Para PASS_A, copia a a result.

Recuerda manejar cout <= '0' en las operaciones lógicas — ya lo haces una vez al inicio del proceso, lo que significa que cualquier rama que no lo sobrescriba hereda ese default. Bien, pero implica ser explícito cuando una rama sí quiera un acarreo distinto.

Criterios de aceptación

Con los estímulos de la configuración:

Más lejos

• Agrega una bandera signed (resultado negativo en SUB con complemento a dos).
• Agrega un rotate — igual que SHL pero el bit superior envuelve al bit 0.
• Agrega un opcode multiply con resultado de 16 bits en dos puertos. Los FPGA pequeños tienen bloques DSP dedicados para esto — vigila la utilización al resintetizar.

Esta ALU es un bloque directo para el proyecto de CPU de nivel experto — mantén este diseño limpio, lo cablearás allí.