KmilaAnatomía de un archivo VHDL
library, use, entity, architecture — qué hace cada sección y por qué van en ese orden.
Fundamentos de VHDL
La anatomía de un archivo VHDL, los tipos que realmente usarás y en qué se distingue una signal de una variable.
Inicia sesión para guardar tu progreso.
Tipos de datos: std_logic, vectores, unsigned, integer
Qué tipo usar y cuándo — y por qué std_logic tiene nueve valores, no dos.
Signal vs. variable
La distinción más mal entendida de VHDL, explicada con una traza de delta-ciclos.
Ejemplo: tu primera entidad (MUX 2 a 1)
Abre un multiplexor 2 a 1 mínimo y observa cómo la salida sigue a la entrada seleccionada.